鎖相環(huán)（PLL、Phase Locked Loop）：對環(huán)路內(nèi)的振蕩器進(jìn)行反饋控制，以便使外部輸入的基準(zhǔn)信號和環(huán)路內(nèi)振蕩器輸出的相位差保持一定的電路。

PLL（鎖相環(huán)電路）PLL：是鎖相環(huán)電路（Phase Locked Loop）之簡稱，該電路根據(jù)特定頻率的時鐘信號輸出任意頻率。

愛普生可編程晶振就是采用鎖相環(huán)電路，實現(xiàn)了在一個較寬的頻率范圍內(nèi)根據(jù)用戶的需要燒錄成用戶指定的晶振額定頻率，主要型號包括SG-8018(常規(guī)精度)、SG-8101(較高精度)、SG-9101(可擴展頻率)、SG-8002(5V電壓)等系列。